در سال های اخیر ، سیستم های نظارت تصویری دیجیتال به طور گسترده ای در زمینه های مختلف مانند بانک ها ، بزرگراه ها و ساختمان ها مورد استفاده قرار گرفته است. در سیستم های نظارت تصویری دیجیتال ، فناوری OSD (در صفحه نمایش) بخشی ضروری است. OSD رابط کاربری دوستانه ای بین انسان و ماشین فراهم می کند و کاربران را قادر می سازد اطلاعات اضافی بیشتری به دست آورند.
1. ترکیب سیستم
سیستم معرفی شده در این مقاله یک سیستم نظارت تصویری کامل مبتنی بر TI DSP TMS320DM6 است؟ 3 و FPGA. از 1 کانال ورودی ویدئو و 1 کانال خروجی ویدئو پشتیبانی می کند و همچنین یک رابط شبکه فراهم می کند.
ورودی ویدئو توسط رسیور ویدئویی مقرون به صرفه TP TVP5150A تحقق می یابد. TVP5150A می تواند مجموعه ای از دو ورودی فیلم کامپوزیت یا یک سیگنال ویدیویی S-video را تحقق بخشد. ثبت از طریق I2C پیکربندی می شود و سیگنال ویدئویی دیجیتال خروجی از استاندارد ITU656 پیروی می کند.
سیگنال ویدئویی دیجیتال رمزگشایی شده توسط TVP5150A از طریق درگاه ویدئویی 1 DM6 به DSP منتقل می شود؟ 3 ، و پردازش ویدیویی لازم توسط DSP انجام می شود ، و سپس توسط رابط شبکه به دستگاه از راه دور خارج می شود. از طرفی بعد از DM6؟ 3 داده های ویدئویی دریافت شده از شبکه را پردازش می کند ، توسط SAA7105 از طریق پورت ویدئویی 2 از طریق FPGA نمایش داده و تولید می شود.
قسمت خروجی توسط SAA7105 تحقق می یابد. SAA7105 یک رمزگذار ویدئویی با کارایی بالا در شرکت NXP است که می تواند خروجی فیلم کامپوزیت ، خروجی فیلم VGA و خروجی سیگنال تصویری با کیفیت بالا HDTV را فراهم کند. کنترل SAA7105 نیز از طریق I2C محقق می شود و سیگنال ویدئویی دیجیتال استاندارد ITU656 مرکب را دریافت می کند.
بخش پردازش ویدئو ، DSP TMS320DM6 3 TI را برای تحقق پذیری تصویب می کند. فرکانس اصلی DM6؟ 3 می تواند به 600 مگاهرتز برسد و دو پورت ویدیویی 20 بیتی وجود دارد. پورت های ویدئویی از رابط های ویدئویی دیجیتال مانند BT.656 و Y / C پشتیبانی می کنند. DM6؟ 3 همچنین برای تحقق دسترسی به شبکه ، MAC شبکه را ادغام می کند.
سرعت توسعه عملکرد سخت افزار برای تأمین نیازهای نرم افزار همیشه دشوار است. در برنامه های پیچیده پردازش ویدئو ، DSP مسئول کارهای پیچیده پردازش ویدئو است و منابع بسیار تنگ می شوند. بنابراین ، در طراحی این سیستم ، FPGA برای تحقق بخشیدن به طراحی OSD استفاده می شود که می تواند بار DSP را کاهش دهد.
قسمت اجرای OSD از Xilinx XC3S250E استفاده می کند. XC3S250E یک سری Xilinx SPARTAN-3E FPGA با 250,000،XNUMX دروازه منطقی است.
2. اجرای OSD
SAA7105 نمی تواند عملکرد OSD را درک کند ، اما توسط XC3S250E تحقق می یابد. تراشه اصلی کنترل DM6؟ 3 فقط باید FPGA را از محتوا و موقعیتی که باید نمایش داده شود مطلع کند و کار خاص توسط FPGA انجام می شود. نمودار بلوکی منطقی OSD مانند شکل 2 نشان داده شده است.
OSD FPGA داده ها و دستورالعمل های کنترل OSD را از طریق EMIFA از DSP DM6 3 دریافت می کند ، داده های ویدئویی را از طریق پورت ویدئویی DSP 1 دریافت می کند و اطلاعات OSD را روی داده های ویدیویی سوار می کند و آنها را به رمزگذار ویدئو SAA7105 منتقل می کند. ماژول های عملکردی OSD به شرح زیر شرح داده شده است.
پورت داده ماژول رمزگشایی آدرس با داده های 32 بیتی کم EMIFA از DSP DM6 3 ارتباط دارد و داده ها و اطلاعات کنترل ارسال شده توسط DM6 3 را دریافت می کند. این داده ها و اطلاعات کنترل ، داده های اصلی 32 بیتی ارسال شده توسط DM6 3. ماژول رمزگشایی آدرس داده های OSD دریافت شده ، مانند محتوای OSD را در قالب داده 32 بیتی در FIFO داخلی FPGA قرار می دهد. اطلاعات کنترل عمدتا برای کنترل OSD از طریق مجموعه ای از ثبات های کنترل استفاده می شود.
همچنین یک ماژول رابط ویدئو به طور مستقیم به DSP متصل است. ماژول رابط ویدئو به درگاه ویدئویی 2 DSP متصل است و داده ها و اطلاعات کنترل را از درگاه ویدیویی DSP ذخیره می کند. این اطلاعات کنترلی مستقیماً به ماژول کنترل چند کاناله OSD منتقل می شوند و اطلاعات کنترل کننده بطور مستقیم رمزگشای ویدیویی SAA7105 را نیز کنترل می کند.
منطق کنترل OSD برای دستیابی به کنترل OSD ، اطلاعات کنترلی بدست آمده از گروه ثبت کننده کنترل را به هر ماژول عملکردی OSD منتقل می کند. گروه ثبت به طور عمده به دو قسمت تقسیم می شود: یکی گروه ثبت نام همزمان است که اطلاعات کنترل مانند تنظیم مجدد ، فعال کردن OSD و انتخاب عرض داده را به OSD ارسال می کند. دیگری گروه ثبت همزمان است که عمدتا اطلاعات موقعیت OSD را کنترل می کند.
ماژول رمزگشایی OSD با توجه به اطلاعات کنترل منطق کنترل ، داده هایی را که از FIFO نشان داده می شوند ، خارج کرده و آنها را به صورت همزمان با داده های ویدئویی به ماژول OSD CLUT منتقل می کند. داده های به دست آمده از FIFO داده های اصلی 32 بیتی DSP است و داده های مورد نیاز ماژول OSD CLUT 8/16 بیتی است ، بنابراین ماژول بسته بندی OSD باید بسته به فرکانس داده های 32 بیتی را بسته بندی کند درگاه ویدئو داده های 32 بیتی با عرض 8/16 به ماژول OSD CLUT منتقل می شوند.
عملکرد دیگر ماژول FIFO انتقال اطلاعات وضعیت FIFO به ماژول مولد رویداد DMA است ، مانند FIFO کامل یا FIFO خالی. مولد رویداد DMA این رویدادها را رصد می کند و در صورت وقوع به DM6 ارسال می شود؟ 3 در حالت وقفه برای دستیابی به عملیات خواندن و نوشتن صحیح در FIFO.
ماژول OSD CLUT مقدار مربوط به YCbCr را برای داده های هر پیکسل دریافت شده از ماژول بسته بندی OSD جستجو می کند و توالی خروجی این داده های OSD CLUT را کنترل می کند. این رابطه تبدیل توسط DSP از طریق پورت داده 24 بیتی منتقل می شود. داده های ماژول OSD CLUT مستقیماً به ماژول کنترل کننده چند کاناله OSD منتقل می شود.
ماژول کنترل چند کاناله OSD داده های ویدئویی خروجی را با توجه به بیت کنترل آلفا دریافت شده از ماژول OSD CLUT تعیین می کند. اگر اطلاعات OSD فعلی ، یعنی بیت کنترل آلفا معتبر باشد ، داده های OSD را به ماژول تبدیل داده منتقل می کند. در غیر این صورت ، داده های اصلی فیلم دریافت شده از ماژول رابط ویدئو را برای تحقق بخشیدن به عملکرد OSD خارج کنید.
خروجی داده ها توسط کنترل کننده چند کاناله OSD مستقیماً به رمزگشای ویدئو ارسال نمی شود ، اما از طریق ماژول تبدیل داده ، با توجه به شرایط خاص برنامه ، تبدیل قالب داده لازم انجام می شود. از زمان رابط SAA7105 می توان دریافت که وقتی SAA7105 برای خروجی فیلم کامپوزیت پیکربندی شود ، داده های مورد نیاز داده های لبه تک ساعت است. در این زمان ، ماژول تبدیل داده کار نمی کند و داده های دریافت شده از ماژول کنترل چند کاناله OSD دست نخورده منتقل می شود. برای SAA7105 ؛ اگر SAA7105 در حالت خروجی VGA یا HDTV پیکربندی شده باشد ، داده های لبه ساعت دوگانه مورد نیاز است. در این زمان ، ماژول تبدیل داده ، داده های لبه ساعت منفرد دریافت شده از کنترل کننده OSD را به داده های لبه ساعت دوگانه تبدیل کرده و به رمزگشای ویدیویی SAA7105 منتقل می کند.
دیده می شود که FPGA تمام کارهای OSD را به پایان رسانده است. اگر می خواهید محتوای OSD نمایش داده شود ، DM6؟ 3 فقط باید دستورالعمل های کنترل را از طریق پورت EMFIA به FPGA ارسال کند. این دستورالعمل ها ، البته شامل اطلاعات محتوا و مکان OSD هستند.
3. کنترل OSD
طراحی OSD اجرا شده توسط XC3S250E نمایش OSD را بر اساس محل دریافت OSD و اطلاعات محتوا انجام می دهد ، بدون محدودیت در محتوای نمایش داده شده توسط OSD ، که بسیار انعطاف پذیر و راحت است. در زیر نمایشگر حروف چینی OSD به عنوان نمونه ای برای نشان دادن عملکرد کنترل OSD در نظر گرفته شده است.
برای نمایش صحیح حروف چینی ، کد داخلی نویسه چینی ورودی باید به کد مکان مربوطه تبدیل شود. برای این تابع ، ما از تابع Uint32 Code_Converse (کاراکتر بدون امضا * CodeNPointer) استفاده می کنیم که ورودی آن یک اشاره گر است و به کاراکتر چینی تبدیل می شود. مقدار برگشتی کد مکان مربوط به نویسه چینی است. نمایشگر OSD با عملکرد OSDHZ؟ isplay تحقق می یابد:
void OSDHZ_ Display {
Uint8 * pFrame
زمین Uint32
OSDUTIL_Point * loc
Uint32 CodeQ
قلم OSDHZ؟ ont *
Uint8 fgColor
Uint8 bgColor
}
در میان آنها ، Uint8 * pFrame بافر بافر برای خروجی OSD است. پیچ Uint32 مقدار پیکسل نمایش داده شده در هر خط است. OSDUTIL_Point * loc موقعیت نمایش شخصیت اول است. Uint32 CodeQ کد منطقه ای برای نمایش حروف چینی است. قلم OSDHZ؟ ont * قلم مورد استفاده برای نمایش حروف چینی است. Uint8 fgColor رنگ پیش زمینه حروف چینی را نشان می دهد. Uint8 bgColor رنگ پس زمینه حروف چینی را نمایش می دهد.
بنابراین ، در صورت نیاز به نمایش حروف چینی ، فقط باید حروف چینی را به سیستم کد لازم تبدیل کرده و سپس کد منطقه تبدیل شده را به OSD FPGA صادر کنید. البته ، برای نمایش حروف چینی ، کتابخانه حروف چینی ضروری است.
محصول دیگر ما:
